電鏡搬運(yùn)搬遷移位拆裝的亞瑟報(bào)道： ‌‌半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍在3nm節(jié)點(diǎn)上構(gòu)建的晶圓成本或?qū)⑦_(dá)到3萬(wàn)美元左右，晶圓代工成本將進(jìn)一步提高。 ‌‌半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍另一組數(shù)據(jù)也對(duì)此進(jìn)行了印證，成本價(jià)格在很大程度上取決于芯片制程和晶圓尺寸的不同。IC Insights提供的數(shù)據(jù)顯示，每片0.5µ 200mm晶圓代工收入（370美元）與≤20nm 300mm晶圓的代工收入（6050美元）之間相差超過(guò)16倍。即使同樣是在300mm晶圓尺寸下，≤20nm 相比28nm工藝，成本相差也達(dá)到一倍。 ‌‌半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍觀察可見(jiàn)，隨著工藝節(jié)點(diǎn)的提升，晶圓代工成本隨之大幅度提升。此外，除了晶圓廠建設(shè)和代工費(fèi)用，晶圓制造廠商的日常運(yùn)營(yíng)投入也不低（當(dāng)然，此部分已經(jīng)均攤到了代工成本里面）。臺(tái)積電企業(yè)社會(huì)責(zé)任報(bào)告書(shū)中的數(shù)據(jù)顯示，2019年臺(tái)積電能源消耗量達(dá)到143.3億度，作為對(duì)比，2019年深圳市1343.88萬(wàn)常住人口的全年居民用電為146.64億度。由此可見(jiàn)，臺(tái)積電一年消耗的電量有多么巨大。而且，精度越高的工藝，或精度越高的光刻設(shè)備，所需電量還會(huì)成正比增長(zhǎng)。據(jù)臺(tái)媒報(bào)道，以5nm為例，臺(tái)積電5nm芯片大規(guī)模量產(chǎn)之際，公司單位產(chǎn)品用電量相比2019年上漲了17.9%。 ‌‌半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍掩膜版又稱(chēng)光罩、光掩膜等，是微電子制造過(guò)程中的圖形轉(zhuǎn)移工具或母版，其功能類(lèi)似于傳統(tǒng)照相機(jī)的“底片”，根據(jù)客戶(hù)所需要的圖形，通過(guò)光刻制版工藝，將微米級(jí)和納米級(jí)的精細(xì)圖案刻制于掩膜版基板上，是承載圖形設(shè)計(jì)和工藝技術(shù)等內(nèi)容的載體。據(jù) ‌‌半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍顯示，在16/14nm制程中，所用掩膜成本在500萬(wàn)美元左右，到7nm制程時(shí)，掩膜成本迅速升至1500萬(wàn)美元。又從臺(tái)積電（IEDM 2019）了解到，從10nm到5nm，隨著EUV光刻技術(shù)的應(yīng)用，掩膜使用數(shù)量有所減少，5nm與10nm制程中掩膜使用數(shù)量相差不多。但是，在掩膜數(shù)量基本持平的情況下， ‌‌半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍制程工藝使得掩膜總成本提升，能側(cè)面反映出掩膜平均成本在不斷升高。再反映到芯片成本上，每片CPU的掩膜成本等于掩膜總成本/總產(chǎn)量。如果總體產(chǎn)量小，芯片的成本會(huì)因?yàn)檠谀こ杀径^高；如果產(chǎn)量足夠大，比如每年出貨以?xún)|計(jì)，掩膜成本被巨大的產(chǎn)量分?jǐn)?，可以使每塊CPU的掩膜成本大幅降低，使擁有“更貴的制程工藝+更大的產(chǎn)量”屬性的CPU，比“便宜的制程工藝+較小的產(chǎn)量”的CPU成本更低。可以預(yù)見(jiàn)，到3nm時(shí)，掩膜成本預(yù)計(jì)將會(huì)再度攀升，進(jìn)一步增加芯片成本。 ‌‌半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍光刻機(jī)作為芯片制造階段核心的設(shè)備之一，負(fù)責(zé)“雕刻”電路圖案，其精度決定了制程的精度，其原理是把設(shè)計(jì)好的芯片圖案印在掩膜上，接著用激光光束穿過(guò)印著圖案的掩膜和光學(xué)鏡片，將芯片圖案曝光在帶有光刻膠涂層的硅片上，將掩膜上的圖案轉(zhuǎn)移到芯片光刻膠涂層上。隨著工藝制程的發(fā)展，到7nm及更技術(shù)節(jié)點(diǎn)時(shí)，需要波長(zhǎng)更短的極紫外（EUV）光刻技術(shù)來(lái)實(shí)現(xiàn)更小的制程。荷蘭ASML是有能力制造EUV光刻機(jī)的廠商。臺(tái)積電在7nm+時(shí)引入了EUV設(shè)備，但層數(shù)相對(duì)有限；6nm增加了EUV層并優(yōu)化了PDK（工藝設(shè)計(jì)工具包）；5nm具有完全EUV能力。隨著芯片面向3nm工藝，芯片制造商將需要一種高數(shù)值孔徑EUV（high-NA EUV）的EUV光刻新技術(shù)。據(jù)ASML財(cái)報(bào)顯示，他們正在研發(fā)采用high-NA技術(shù)的下一代EUV光刻機(jī)，有更高的數(shù)值孔徑、分辨率和覆蓋能力，較當(dāng)前的EUV光刻機(jī)將提高70%。但EUV光刻機(jī)的價(jià)格一直以來(lái)十分昂貴，2018年，中芯和ASML簽訂了訂購(gòu)協(xié)議，以1.2億美元的價(jià)格訂購(gòu)了一臺(tái)EUV光刻機(jī)。這一價(jià)格與PHOTRONICS披露的EUV光刻機(jī)價(jià)格基本吻合。